差分线间距走多少合理?DDR clock一般都要差分阻抗在100ohm左右。 线距和PCB板叠层,线宽,介电常数都有关系。你可以用hyperlynx仿真得到。现在身边的一个项目线宽4.7mil,线距15mil左右,差不多跟你1.5倍线宽一致。